:研究機(jī)構(gòu)-2.png){kind=small}
提升良率，NanoYield增強(qiáng)芯片設(shè)計和工藝平臺的競爭力
2019-03-01
時至今日，IC產(chǎn)業(yè)的重要性已經(jīng)毋庸置疑。這一產(chǎn)業(yè)與國民經(jīng)濟(jì)和科技發(fā)展息息相關(guān)。對于IC的設(shè)計與生產(chǎn)而言，除了其性能指標(biāo)外，最重要的指標(biāo)莫過于良率——它直接決定了產(chǎn)品質(zhì)量、可靠性和成本，也就決定了產(chǎn)品的市場競爭力。 伴隨著IC產(chǎn)業(yè)的持續(xù)發(fā)展，器件尺寸不斷縮小，集成度日益提高，但這就好比一把雙刃劍：一方面不斷提升了性能，另一方面也帶來了良率和可靠性的難以掌控，以及研發(fā)和設(shè)備成本的大幅提高。要實現(xiàn)高良率，需要工藝開發(fā)和芯片設(shè)計的環(huán)環(huán)相扣。在不考慮由于工藝制程和材料缺陷等引起的良率損失外，提升芯片良率可以通過改進(jìn)制造過程中的工藝水平或在設(shè)計過程中進(jìn)行針對良率導(dǎo)向的設(shè)計改進(jìn)等得以實現(xiàn)。
對于Foundry而言，高良率是吸引客戶的重要指標(biāo)。對于Fabless來說，高良率亦是產(chǎn)品的生命線，決定著產(chǎn)品能否順利推出，更不用說在市場上的競爭力了。因此，F(xiàn)oundry和Fabless都卯足了勁，設(shè)置專人和專有流程來提高良率。 對于一家負(fù)責(zé)任的代工廠來說，應(yīng)該做的是在整個半導(dǎo)體制造環(huán)節(jié)，通過完善的設(shè)備工具及工藝制程解決方案，依靠制程管控幫助客戶在最短時間內(nèi)提高良率，提升量產(chǎn)可靠性，以縮短開發(fā)周期和上市時間，降低風(fēng)險成本。 對于一家有競爭力的設(shè)計公司而言，如果能夠一開始就使用并充分利用針對影響良率的因素進(jìn)行設(shè)計分析的工具，針對工藝平臺的特性對電路進(jìn)行優(yōu)化，就意味有足夠的良率提升空間，保證產(chǎn)品的性價比和競爭力。
在這樣的市場需求驅(qū)動下，以“聯(lián)動設(shè)計與制造”為使命的概倫電子把握住了商機(jī)，推出了自主創(chuàng)新的全集成良率導(dǎo)向設(shè)計平臺NanoYield。 之所以稱為平臺，是因為NanoYield融合了概倫電子模型技術(shù)，采用新一代大容量、高精度、高性能并行仿真器NanoSpice為仿真引擎，集成了基于IBM授權(quán)專利而研發(fā)的電路良率分析和優(yōu)化引擎。
首先，眾多代工廠采用概倫電子的解決方案而提供精準(zhǔn)模型，為電路的良率分析提供了基石。在此基礎(chǔ)上，仰仗高效精準(zhǔn)的統(tǒng)計算法和并行加速技術(shù)，NanoYield可以對統(tǒng)計仿真的性能進(jìn)行無損精度的加速，可以對各種類型的電路包括存儲器/數(shù)字電路/模擬電路等進(jìn)行良率分析和優(yōu)化設(shè)計。 在概倫電子旗下全集成良率導(dǎo)向設(shè)計平臺NanoYield的客戶列表中，正好有這么兩家代表性企業(yè)：一家是代工廠，一家是主打IP的供應(yīng)商。他們的共同點是對良率有著孜孜不倦的追求，以SRAM為試金石，發(fā)現(xiàn)了自身的需求與NanoYield的長處十分合拍。 稱SRAM為試金石恰如其分——作為最主要的存儲器之一，SRAM是現(xiàn)代SoC中的關(guān)鍵部分，其功耗和穩(wěn)定性等是整個芯片性能的關(guān)鍵因素；SRAM的性能和良率也是用來衡量和評估代工廠工藝平臺的技術(shù)水平和穩(wěn)定性的重要標(biāo)尺。
半導(dǎo)體工藝進(jìn)入納米級以后，參數(shù)波動越來越大，漏電流功耗也越來越大。要處理SRAM的制造和設(shè)計在穩(wěn)定性、功耗等方面所面臨種種新的問題，就需要從良率出發(fā)找到新的更有效的制造和設(shè)計方案。高良率意味著SRAM存儲單元的極低失效率，從良率導(dǎo)向設(shè)計和仿真的角度則需要進(jìn)行High Sigma（如6 sigma）的蒙特卡羅仿真。因此，一個平臺能否高效完成精確的蒙特卡羅仿真決定著它是否能夠勝任良率預(yù)測和控制。 NanoYield擁有其良率分析引擎，并加持強(qiáng)大的NanoSpice仿真器，用極少的樣本即可實現(xiàn)高可靠性的High Sigma蒙特卡羅分析，已通過多代先進(jìn)工藝節(jié)點、多代先進(jìn)SoC產(chǎn)品的硅驗證。
作為工藝開發(fā)領(lǐng)域的先鋒，這家代工廠自28nm開始正式采用NanoYield在工藝開發(fā)環(huán)節(jié)最后的關(guān)鍵步驟幫助提升SRAM良率。在28nm SRAM陣列規(guī)模分別為1M和64M的情況下，NanoYield仿真時間分別是傳統(tǒng)蒙特卡羅仿真時間的千分之一和近十萬分之一，且結(jié)果與硅實測良率數(shù)據(jù)高度吻合。
如此顯著地壓縮仿真時間而獲得如此精確的仿真結(jié)果讓這家代工廠可以在短時間內(nèi)獲悉良率邊界和偵測良率改進(jìn)方向，徹底摒棄傳統(tǒng)的根據(jù)前一代工藝開發(fā)經(jīng)驗大量創(chuàng)建工藝分支再逐步迭代改進(jìn)的做法，從而有的放矢地優(yōu)化良率，使得SRAM良率提升的耗時縮短了幾個月，并極大地降低了工藝開發(fā)風(fēng)險和成本。
作為芯片設(shè)計領(lǐng)域的佼佼者，這家IP供應(yīng)商在16/10/7nm工藝節(jié)點下，重點利用NanoYield進(jìn)行High Sigma蒙特卡羅仿真來提升IP設(shè)計的良率，以克服隨機(jī)工藝參數(shù)波動造成的適配對SRAM等關(guān)鍵IP和標(biāo)準(zhǔn)單元庫良率的影響——IP模塊和標(biāo)準(zhǔn)單元庫的良率指標(biāo)決定了復(fù)雜SOC芯片在特定工藝平臺下的產(chǎn)品性能和良率。 此前，該廠商從40nm開始把良率分析和設(shè)計優(yōu)化作為電路驗證和signoff的關(guān)鍵，但是遍尋市場而不得可以可靠且有效幫助提升良率的平臺化產(chǎn)品——傳統(tǒng)的仿真工具效率低下，不能處理較大規(guī)模電路的統(tǒng)計分析，其他的High Sigma分析工具大都不采用蒙特卡羅引擎，且由于需要建模，其應(yīng)用場景受限且可靠性需要長時間的驗證，因此在良率分析和優(yōu)化上的效果不盡如人意。
在進(jìn)入28nm后該廠商對良率分析的要求和標(biāo)準(zhǔn)更進(jìn)一步?？梢哉f，NanoYield的出現(xiàn)解了該廠商的燃眉之急——在各種類型的電路設(shè)計中運行快速High Sigma蒙特卡羅仿真，由于其可靠性和易用性，可以迅速導(dǎo)入到現(xiàn)有設(shè)計流程，大大提升了良率和產(chǎn)品競爭力；同時，NanoSpice Giga的出現(xiàn)及其與良率分析引擎的集成使得大模塊電路設(shè)計的良率分析和優(yōu)化第一次成為可能，大大拓寬了良率導(dǎo)向設(shè)計流程的應(yīng)用場景，進(jìn)一步提升了設(shè)計師對復(fù)雜SoC產(chǎn)品性能和良率的掌控。
成也良率，敗也良率。NanoYield通過高效精準(zhǔn)的良率分析引擎，提供直觀、清晰的良率視圖，為工藝開發(fā)提供良率改進(jìn)方向，為電路和IP設(shè)計提供電路優(yōu)化途徑，讓良率痛點搖身一變成為推動工藝平臺開發(fā)和芯片設(shè)計提升的杠桿，幫助芯片設(shè)計和制造廠商從容應(yīng)對控制產(chǎn)品線質(zhì)量、迅速提升良率、優(yōu)化工藝等重要議題。
分論壇2.jpg)
頭圖.jpg)
圖.jpg)
新聞頭圖-2.jpg)
熱官網(wǎng)新聞2.png)
頭圖-update.jpg)
新聞頭圖.jpg)
圖.jpg)
圖.jpg)
覽圖.jpg)